可测性总线 第一部分：标准测试存取口与边界扫描结构 |
 |
| 标准编号：SJ/T 10566-1994 |
标准状态：现行 |
|
| 标准价格：36.0 元 |
客户评分：  |
|
|
立即购买工即可享受本标准状态变更提醒服务！ |
|
|
|
|
|
|
本标准规定了数字集成电路和模拟/数字混合集成电路的数字部分用的测试存取口（TAP）与边界扫描结构。本标准规定的测试逻辑可包含在集成电路内，由一个边界扫描寄存器和若干其它块构成，并可通过测试存取口进行存龋本标准适用于在集成电路组装在一块印制电路板或其它基底上后测试集成电路间的互连性、测试集成电路本身和在这个器件正常工作期间观测或修改电路的动作。 |
|
|
|
| 英文名称： |
Testability bus -Part 1:Standard test access port and boundary scan architecture |
 中标分类： |
矿业>>矿业综合>>D01技术管理 |
| 采标情况： |
ANSI/IEEE 1149.1-90 NEQ |
| 发布部门： |
中华人民共和国电子工业部 |
| 发布日期： |
1994-08-08 |
| 实施日期： |
1994-12-01
|
| 归口单位： |
电子工业部标准化研究所 |
| 起草单位： |
天津大学、北京自动测试技术研究所 |
| 起草人： |
刘家松、邓平 |
| 页数： |
89页 |
| 出版社： |
电子技术标准化研究 |
| 出版日期： |
1994-12-01 |
| 标准前页： |
|
|
|
|
|
| |